Show simple item record

dc.contributor.authorGüzel, Aydın Emre
dc.date.accessioned2018-08-01T08:56:19Z
dc.date.available2018-08-01T08:56:19Z
dc.date.issued2017-01
dc.identifier.urihttp://hdl.handle.net/10679/5887
dc.identifier.urihttps://tez.yok.gov.tr
dc.identifier.urihttp://discover.ozyegin.edu.tr/iii/encore/record/C__Rb2122857?lang=eng
dc.descriptionThesis (M.A.)--Özyeğin University, Graduate School of Sciences and Engineering, Department of Computer Science, January 2017.
dc.description.abstractPipelining concept is a fundamental technique in digital hardware design, which maximizes the clock frequency or minimizes the resources. Designing a pipelined Field Programmable Gate Array (FPGA) module using pipelined arithmetic modules brings us challenging allocation, scheduling, and binding issues, especially when the Initiation Interval is more than one. In the case of algorithms with high computational cost, for ex., in video processing, we need to automate these error prone and time consuming processes. In this thesis, we share our experience in using High-Level Synthesis (HLS) for rapid development of an optical flow design on FPGA. We have performed HLS using Vivado HLS as well as a HLS tool we have developed for the optical flow design at hand and similar video processing problems. The thesis describes the design problem we have and then discusses our own HLS tool. The tool we developed is general-purpose except for the inability to handle cyclic inter-iteration dependencies. It also introduces novel concepts to HLS, such as pipelined multiplexers. The synthesis results show that we can achieve better timing or better area results compared to Vivado HLS. Furthermore, the Verilog RTL our HLS tool outputs is better than Vivado HLS in terms of readability. Also, the time-resource tables we produce for both arithmetic units and registers make it easier for the designer to debug and modify the RTL.en_US
dc.description.abstractBoru hattı konsepti saat frekansını yükselten ve kaynak kullanımını azaltan temel bir sayısal donanım tasarımı tekniğidir. Boru hatlı aritmetik modülleri kullanan bir boru hatlı Sahada Programlanabilir Kapı Dizileri (FPGA) modülünün tasarlanması, özellikle Başlatma Aralığı birden fazla olduğunda, tahsisat, çizelgeleme ve bağlama konularında zorlu bir geliştirme sürecine sebep oluyor. Yüksek işlem yüküne sahip algoritmalar söz konusu olduğunda, örneğin video işlemede, bu hata yapmaya eğilimli ve zaman alan süreçleri otomatikleştirmek son derece gereklidir. Bu tezde, FPGA'de bir optik akış tasarımının hızlı geliştirilmesi sırasında yaşadığımız Yüksek Düzeyli Sentez (HLS) deneyimimizi paylaştık. Elimizdeki optik akış tasarımı ve benzeri görüntü işleme problemleri için geliştirdiğimiz HLS aracını ve Vivado HLS'yi kullanarak ayrı ayrı aynı tasarımı gerçekleştirdik. Bu tez, sahip olduğumuz tasarım problemini açıklıyor ve daha sonra kendi HLS aracımızı detaylı bir şekilde anlatıyor. Geliştirdiğimiz araç, döngüsel ara iterasyon bağımlılıklarını işleyememe dışında oldukça genel amaçlı bir araçtır. Ayrıca, "boruhatlı çoklayıcılar" gibi HLS'ye yeni kavramlar getiriyor. Sentez sonuçları, Vivado HLS'ye kıyasla daha iyi zamanlama veya daha iyi alan sonuçları elde edebildiğimizi gösteriyor. Dahası, HLS aracımızın Verilog RTL'si Vivado HLS'den daha okunabilirdir. Uniteler ve yazmaçlar için üretilen kaynak zaman tabloları da düşünüldüğünde, tasarımcının RTL'de hata ayıklamasını ve elle değişiklik yapabilmesini daha kolay hale gelmektedir.
dc.language.isoengen_US
dc.rightsrestrictedAccess
dc.titleHigh level synthesis for rapid design of video processing pipesen_US
dc.title.alternativeVideo işleme boru hatlarının hızlı tasarımı için yüksek seviyeli sentezleme
dc.typeMaster's thesisen_US
dc.contributor.advisorUğurdağ, Hasan Fatih
dc.contributor.committeeMemberUğurdağ, Hasan Fatih
dc.contributor.committeeMemberAktemur, Tankut Barış
dc.contributor.committeeMemberUğurdağ, S. G.
dc.publicationstatusUnpublisheden_US
dc.contributor.departmentÖzyeğin University
dc.subject.keywordsComputer Engineering and Computer Science and Controlen_US
dc.subject.keywordsHardwareen_US
dc.subject.keywordsElectronic circuitsen_US
dc.subject.keywordsLogic circuiten_US
dc.subject.keywordsDigital circuitsen_US
dc.subject.keywordsDigital integrated circuiten_US
dc.subject.keywordsDigital logicen_US
dc.subject.keywordsDigital videoen_US
dc.subject.keywordsIntegrated circuitsen_US
dc.contributor.ozugradstudentGüzel, Aydın Emre
dc.contributor.authorMale1


Files in this item

FilesSizeFormatView

There are no files associated with this item.

This item appears in the following Collection(s)

  • Master's Theses
    This Collection covers master's thesis produced at Özyeğin University

Show simple item record


Share this page